El centro de investigación belga IMEC ha actualizado su hoja de ruta sobre semiconductores, fijando el año 2038 como la fecha clave para el inicio de la producción de circuitos integrados de clase 3 ángstroms, equivalentes a 0,3 nanómetros. Aunque esta previsión supone un ligero retraso respecto a estimaciones anteriores, la hoja de ruta detalla ahora el camino técnico necesario para alcanzar este hito, dejando claro que el progreso ya no dependerá solo de la reducción física de los componentes.
La transición hacia la arquitectura CFET
La industria de los semiconductores se enfrenta a un límite físico evidente: el escalado horizontal. A partir de la generación A10, prevista para 2030 o 2031, la distancia mínima entre transistores dejará de reducirse significativamente. Para compensar este estancamiento, el IMEC propone el uso de transistores CFET (Complementary FET), una arquitectura que permite apilar los materiales de tipo n y p en vertical en lugar de situarlos en el mismo plano horizontal. Esta evolución se producirá en varias etapas. Primero, se implementará la tecnología CFET secuencial en la generación A7 hacia 2033, acompañada de sistemas de entrega de energía por la cara trasera de la oblea. Posteriormente, se avanzará hacia estructuras CFET unidas para alcanzar finalmente la generación A3 en 2038.



!Advertencia! Tenemos problemas...
Debes iniciar sesión para poder comentar.. Iniciar sesión o Registrarme